
Digital Circuit and Logic Design

Chapter 7-1
Sequential Circuit
State Table and State Diagram
Latches and Flip-Flops


Combinational Circuit Vs. Sequential Circuit

วงจรดิจิตอลที่ประกอบด้วยเกตแต่เพียงอย่างเดียวนั้นเรียกว่าเป็นวงจรประเภท Combination Logic Circuit วงจรประเภทนี้ Output ของมันที่เวลาใดๆ จะเป็น Function ของ Input ที่เวลานั้นๆเท่านั้น





โครงสร้างวงจรคอมไบเนชั่น โดยที่เอาต์พุตของวงจรจะขึ้นอยู่กับอินพุตขณะนั้นเพียงอย่างเดียว

เมื่อนำวงจร Combination Logic เข้ามารวมกับวงจรประเภทหน่วยความจำ (เช่น Flip Flop) ทำให้ Output ที่เวลาใดๆ เป็น Function ของ Input จากภายนอกที่เวลานั้นๆ และก็ยังเป็น Function ของข้อมูลที่เก็บไว้ในหน่วยความจำนั้นๆ ด้วย เราเรียกวงจรประเภทนี้ว่า **วงจรซีเควนเชียล** (Sequential Circuit)



โครงสร้างของวงจรซีเควนเชียล จะประกอบด้วยวงจรคอมไบเนชั่นและหน่วยความจำ (Memory) ส่วนที่เป็นหน่วยความจำจะทำหน้าที่เป็นวงจรป้อนกลับ (Feedback)

Logic Gates

Name	NOT	AND	NAND	OR	NOR	XOR	XNOR
Alg. Expr.	$\overline{A}$	AB	$\overline{AB}$	$A+B$	$\overline{A+B}$	$A \oplus B$	$\overline{A \oplus B}$
Symbol							
Truth Table	A | X 0 | 1 1 | 0	B A | X 0 0 | 0 0 1 | 0 1 0 | 0 1 1 | 1	B A | X 0 0 | 1 0 1 | 1 1 0 | 1 1 1 | 0	B A | X 0 0 | 0 0 1 | 1 1 0 | 1 1 1 | 1	B A | X 0 0 | 1 0 1 | 0 1 0 | 0 1 1 | 0	B A | X 0 0 | 0 0 1 | 1 1 0 | 1 1 1 | 0	B A | X 0 0 | 1 0 1 | 0 1 0 | 0 1 1 | 1

Sequential Circuit


เอาต์พุตของวงจรจะขึ้นอยู่กับทั้งอินพุตและข้อมูลที่เก็บไว้ในหน่วยความจำ

ถ้าให้

- สัญญาณจากภายนอกที่จ่ายให้กับวงจร เรียกว่าอินพุต เขียนแทนด้วย $x_1, x_2, \ldots, x_n$
- สัญญาณเอาต์พุตของวงจร เขียนแทนด้วย $z_1, z_2, \ldots, z_m$


- สัญญาณจากเอาต์พุตของหน่วยความจำจะป้อนกลับไปเป็นอินพุตของวงจรคอมไบเนชั่น เรียกสัญญาณส่วนนี้ว่า Present State หรือสถานะปัจจุบัน ได้แก่ $y_1, y_2, \ldots, y_r$


- สัญญาณเอาต์พุตของฟลิปฟลอป เรียกว่า Next State หรือสถานะถัดไป ได้แก่ $Y_1, Y_2, \ldots, Y_r$ จะเกิดขึ้นจากการทำงานของฟลิปฟลอปแต่ละชนิดตามสัญญาณที่เป็นอินพุตของฟลิปฟลอปนั้น ๆ




Sequential Circuit

Sequential Circuit with D-FF






CK	D	Q_{n+1}	$\bar{Q}_{n+1}$
↑	0	0	1
↑	1	1	0
–	d	Q_n	$\bar{Q}_n$



สัญญาณนาฬิกา (Clock)


- สัญญาณนาฬิกา (Clock) ทำหน้าที่ควบคุมการทำงานของฟลิปฟลอป ซึ่งอาจจะมีหรือไม่มีก็ได้แล้วแต่ชนิดของวงจร
- สัญญาณนาฬิกามีลักษณะเป็นพัลส์ (Pulse) มีการนับช่วงคาบเวลา 2 แบบ คือ

1. นับช่วงขอบลง (Negative Edge) ของพัลส์



(ก)


2. นับช่วงขอบขึ้น (Positive Edge) ของพัลส์




ประเภทของวงจรซีเควนเชียล

วงจรซีเควนเชียลแบ่งเป็น 2 ชนิดคือ

1. วงจรซิงโครนัส (Synchronous Sequential) เป็นวงจรที่มีสัญญาณนาฬิกาเสมอ โดยฟลิปฟลอปทุกตัวจะได้รับสัญญาณนาฬิกาจากภายนอกเหมือนกัน
2. วงจรอะซิงโครนัส (Asynchronous Sequential) เป็นวงจรที่อาจจะมีหรือไม่มีสัญญาณนาฬิกาก็ได้ ถ้ามีสัญญาณนาฬิกาจะมีฟลิปฟลอปอย่างน้อย 1 ตัว ไม่ได้ต่อกับสัญญาณนาฬิกาโดยตรง






ประเภทสัญญาณ

สัญญาณอินพุตจากภายนอกที่จ่ายให้กับวงจรซีเควนเชียลแบ่งเป็น 2 แบบ คือ

1. อินพุตแบบระดับสัญญาณ (Level) สัญญาณจะคงที่ตลอดทั้งคาบ เมื่อเทียบกับสัญญาณนาฬิกา
2. อินพุตแบบพัลส์ (Pulse) เป็นอินพุตที่เข้ามาในช่วงเวลาสั้นๆ ถ้าเป็นวงจรที่มีสัญญาณนาฬิกาจะกำหนดความกว้างของพัลส์เท่ากับความกว้างพัลส์ของสัญญาณนาฬิกา

ตัวอย่าง สัญญาณอินพุต 101110




(ก) กรณีนับคาบเวลาที่ขอบลง (ข) กรณีนับคาบเวลาที่ขอบขึ้น


State Table และ State Diagram

State Table และ State Diagram ใช้ในการอธิบายคุณสมบัติการทำงานของวงจรซีเควนเชียล ซึ่งเป็นการแสดงความสัมพันธ์ระหว่างอินพุต(x), เอาต์พุต(z), Present State(y) และ Next State (Y) ของวงจร

State Diagram



State Table




State Diagram และ State Table แบบของ Mealy

การเขียน State Diagram ตามแบบของ Mealy ใช้ตัวอักษรเขียนอยู่ในวงกลม โดยที่ตัวอักษรแสดงถึง State ต่างๆ การเชื่อมโยงระหว่าง Present State กับ Next State เชื่อมด้วยเส้นตรงหรือเส้นโค้ง โดยมีหัวลูกศรกำกับไว้ และแต่ละเส้นที่เชื่อมโยงกันนั้น ก็ยังมีตัวเลข 2 ชุด กำกับไว้อีกด้วยโดยตัวเลขชุดแรกแสดงถึง Input ส่วนตัวเลขชุดหลังแสดงถึง Output ของ วงจร เช่น 1/0 หมายความว่า เมื่อวงจรได้รับ Input = 1 ก็จะให้ Output = 0 เป็นต้น

Mealy Model

PS	NS/Z	
	x=0	x=1
A	B/1	C/0
B	B/0	A/1
C	A/0	C/0

(ก) State Table



(ข) State Diagram


State Diagram และ State Table แบบของ Mealy

ตัวอย่าง กำหนดให้วงจรเริ่มตั้งต้นทำงาน (Starting State) ที่ State A และป้อน Input Sequence x = 001101100 ให้กับวงจรแล้ว จงเขียน State Sequence (Next State) และ Output Sequence (Z)

Mealy Model

PS	NS/Z	
	x=0	x=1
A	B/1	C/0
B	B/0	A/1
C	A/0	C/0

(ก) State Table



(ข) State Diagram

เฉลย

Input Sequence	x = 0 0 1 1 0 1 1 0 0
Present State	PS = A B B A C A C C A
Next State	NS = B B A C A C C A B
Output Sequence	Z = 1 0 1 0 0 0 0 0 1

State Diagram และ State Table แบบของ Moore


การเขียน State Diagram ตามแบบของ Moore ใช้ตัวอักษรและตัวเลขเขียนอยู่ในวงกลม โดยที่ตัวอักษรแสดงถึง State ต่างๆ ส่วนตัวเลขแสดงถึง Output ที่เวลานั้นๆ เช่น A/0 หมายความว่า ถ้าได้รับ Input ใดๆ แล้ว ทำให้เกิดการย้าย state มายัง A วงจรจะให้ Output = 0 เป็นต้น

การเขียนเชื่อมโยงระหว่าง Present State กับ Next State จะเชื่อมด้วยเส้นตรงหรือ เส้นโค้ง โดยมีหัวลูกศรกากับไว้และแต่ละเส้นที่เชื่อมโยงกันก็ยังมีตัวเลข 1 ชุด ซึ่งแสดง ถึงการป้อน Input กำกับไว้อีกด้วย Moore Model ใช้ในกรณีที่ Output ของวงจรไม่ได้ขึ้นอยู่กับ Input แต่จะขึ้นอยู่กับ Present State เท่านั้น

Moore Model

PS	NS		Output
	x=0	x=1	Z
A	C	B	0
B	B	C	1
C	B	A	0

(ก) State Table




(ข) State Diagram

ตัวอย่าง กำหนดให้วงจรเริ่มตั้งต้นทำงาน (Starting State) ที่ State B และป้อน Input Sequence x = 101100011 ให้กับวงจรแล้ว จงเขียน State Sequence (Next State) และ Output Sequence (Z)

Moore Model

PS	NS		Output
	x=0	x=1	Z
A	C	B	0
B	B	C	1
C	B	A	0

(ก) State Table



(ข) State Diagram

เฉลย

Input Sequence	x =	1	0	1	1	0	0	0	1	1
Present State	PS =	B	C	B	C	A	C	B	B	C
Next State	NS =	C	B	C	A	C	B	B	C	A
Output Sequence	Z =	1	0	1	0	0	0	1	1	0


การแปลง State Table เป็น State Diagram

ตัวอย่าง จาก State Table ที่กำหนด จงเขียนแปลงเป็น State Diagram แบบ Mealy

Present State	Input x = 0	Input x = 1
A	D/0	C/1
B	B/1	A/0
C	C/1	D/0
D	A/0	B/1

ตารางสเตต

วิธีทำ เขียนแผนภาพสเตต



แผนภาพสเตต


ตอบ

การหา State sequence และ Output sequence

ตัวอย่าง จากข้อก่อนหน้า ถ้าป้อนสัญญาณอินพุต x = 0110101100 กำหนดให้วงจรเริ่มทำงานที่สเตตเริ่มต้น (y_0) = A

จงหาลำดับของเอาต์พุตและสเตตสุดท้าย (Present state สุดท้ายหลังจากที่ป้อนอินพตุให้กับวงจรครบทุกบิต)

Present State \ Input x	0	1
A	D/0	C/1
B	B/1	A/0
C	C/1	D/0
D	A/0	B/1



แผนภาพสเตต

วิธีทำ

Time	;	1	2	3	4	5	6	7	8	9	10
Input	;	0	1	1	0	1	0	1	1	0	0
Present State	;	A	D	B	A	D	B	B	A	C	C
Next State	;	D	B	A	D	B	B	A	C	C	C
Output	;	0	1	0	0	1	1	0	1	1	1

Final State

∴ ลำดับของเอาต์พุต คือ 0100110111, สเตตสุดท้ายคือ สเตต C

การบ้าน1

จากตารางสเตตที่กำหนด จงหาค่าต่อไปนี้

(ก) เขียนแผนภาพสเตต

(ข) ถ้าป้อนอินพุต X = 01101000 ให้กับวงจร กำหนดค่าสเตตเริ่มต้นคือ A จงหาลำดับของเอาต์พุต และสเตตสุดท้าย

Present State	Input x = 0	Input x = 1
A	C/1	B/0
B	D/0	C/1
C	B/1	A/0
D	A/0	D/0

Note: State table ที่กำหนดเป็นแบบ Mealy หรือ Moore?


Ans:

การบ้าน2

จากภาพสเตตที่กำหนด จงหาค่าต่อไปนี้

(ก) เขียนตารางสเตต


(ข) ถ้าป้อนอินพุต X = 001011001 ให้กับวงจร กำหนดค่าสเตตเริ่มต้นคือ C จงหาลำดับของเอาต์พุต และสเตตสุดท้าย



ฟลิปฟลอบ (Flip Flop)

เป็นอุปกรณ์ที่ทำหน้าที่เก็บข้อมูลแบ่งเป็นทำงานที่**ขอบสัญญาณ** อาจจะเป็นขอบขึ้น (Positive Edge - Triggered) หรือ ขอบลง (Negative Edge - Triggered) และ **แบบพัลส์** (Pulse - Triggered) ซึ่งจะทำงานก็ต่อเมื่อมีทั้งขอบขาขึ้นและขอบขาลงของสัญญาณนาฬิกาเข้ามา 1 พัลส์ นั่นเอง บางครั้งเรียกฟลิบฟลอบชนิดนี้ว่า Master/Slave Flip-Flop

โดยมีสัญญาณนาฬิกา หรือ Clock (CK, CLK หรือ CP) ทำหน้าที่กำกับจังหวะการทำงาน ทำให้สัญญาณอินพุตอื่นๆ จะมีผลกับฟลิบฟลอบก็ต่อเมื่อมีสัญญาณนาฬิกาเข้ามาเท่านั้น เรียกอินพุตเหล่านี้ว่า Synchronous Input




(ก) Positive Edge-Triggered (ข) Negative Edge-Triggered (ค) Pulse-Triggered


SET-RESET (S-R) Latch

Reset (R) หมายถึงทำให้เป็น 0 ; ถ้าขา R active ทำให้เอาต์พุต Q เป็น 0

Set (S) หมายถึงทำให้เป็น 1 ; ถ้าขา S active ทำให้เอาต์พุต Q เป็น 1

จำ แบบ NOR (Active -high)






Input		Output	
S	R	Q	Q^-	
0	0	No change		
0	1	0	1	Reset
1	0	1	0	Set
1	1	0	0	Invalid

Input		Input		Output		
$\bar{R}$	$\bar{S}$	S	R	Q	Q^-	
1	1	0	0	1	1	Invalid
0	1	0	1	0	1	Reset
1	0	1	0	1	0	Set
0	0	1	1	No change		


Note: ที่ input (S,R) เหมือนกันจะได้ output สถานะ Reset และ Set เดียวกัน แต่ No change และ Invalid จะสลับกัน

Note: วงจรด้านขวาหากทำการสลับ input (S <->R) และกลับสัญญาณ (1<->0) จะได้ output เหมือนกับวงจรด้านซ้าย ทุกสถานะ เรียกวงจรที่สลับขาและสัญญาณว่า Active-low S-R FF (ดูหน้าถัดไป)

SET-RESET (S-R) Latch



(a) Active-HIGH input S-R latch




(b) Active-LOW input $\bar{S}$-$\bar{R}$ latch


Input		Output		
S	R	Q	Q^-	
0	0	No change		
0	1	0	1	Reset
1	0	1	0	Set
1	1	0	0	Invalid

Input		Output		
S^-	R^-	Q	Q^-	
0	0	1	1	Invalid
0	1	1	0	Set
1	0	0	1	Reset
1	1	No change		


De Morgan's Theorem




$(A \cap B)' = A' \cup B'$ $(A \cup B)' = A' \cap B'$




. . . is equivalent to . . .



$\overline{AB} = \overline{A} + \overline{B}$




A NAND gate is equivalent to an inversion followed by an OR



A NOR gate is equivalent to an inversion followed by an AND


Logic symbols for the S-R latch



(a) Active-HIGH input S-R latch

(b) Active-LOW input $\bar{S}$-$\bar{R}$ latch

Timing Diagram



Set, Nochg, Reset

Input		Output		
S-	R-	Q	Q-	
0	0	1	1	Invalid
0	1	1	0	Set
1	0	0	1	Reset
1	1	No change		

Logic function /Switching function for the S-R latch

Truth table

Input		Output	
S	R	Q	Q^-
0	0	No change	
0	1	0	1
1	0	1	0
1	1	0	0

Reset
Set
Invalid


Input		Output
S	R	Q_{n+1}
0	0	Qn
0	1	0
1	0	1
1	1	0

No change
Reset
Set
Invalid

Input		Output	
S	R	Q_n	Q_{n+1}
0	0 d	0	0
0	1	0	0
1	0	0	1
1	1	0	-
0	0	1	1
0	1	1	0
1	0	1	1
1	1	1	-

No change
Reset
Set
Invalid
No change
Reset
Set
Invalid

Logic/Switching Function



d : Invalid $\bar{R}Qn = Qn\bar{R}S + Qn\bar{R}\bar{S} = Qn\bar{R}(S+\bar{S})$


Logic/Switch Fn พิจารณาจาก Truth Table

Excite table (State table)


การเปลี่ยนแปลง State		Input ที่ต้องการ	
PS	NS	R	S
0	0	d	0
0	1	0	1
1	0	1	0
1	1	0	d

d : Don't care

S-R latch used to eliminate switch contact bounce



(a) Switch contact bounce




(b) Contact-bounce eliminator circuit

Position 1 to 2: S^- = 0<->1 (bounce), R^- = 1
= Set <-> No-change
Q = 1, No-change


Position 2 to 1: S^- =1, R^- = 0 <-> 1 (bounce)
= Reset <-> No-change
Q = 0, No-change

74LS279A quad S-R latch (8.00฿)

Active-low input S-R FF





(a) Logic diagram



(b) Pin diagram


Gated S-R latch (Clock pulsed)






CK	R	S	Q_n	Q_{n+1}
↑	0	0	0	0
↑	0	0	1	1
↑	0	1	0	1
↑	0	1	1	1
↑	1	0	0	0
↑	1	0	1	0
↑	1	1	0	–
↑	1	1	1	–
–	d	d	0	0
–	d	d	1	1


CK	R	S	Q	Q’	
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0	No change		No change
1	0	1	1	0	Set
1	1	0	0	1	Reset
1	1	1	0	0	Invalid




Gated S-R latch




(a) Logic diagram




(b) Logic symbol




Edge-triggered flip-flop logic symbols




Operation of a positive edge-triggered S-R FF



(a) $S = 1$, $R = 0$ flip-flop SETS on positive clock edge. (If already SET, it remains SET.)




(b) $S = 0$, $R = 1$ flip-flop RESETS on positive clock edge. (If already RESET, it remains RESET.)




(c) $S = 0$, $R = 0$ flip-flop does not change. (If SET, it remains SET; if RESET, it remains RESET.)


S-R FF

Positive-clk edge







Edge triggering




(a) A simplified logic diagram for a positive edge-triggered S-R flip-flop






(b) A type of pulse transition detector

Edge/Pulse transition Detector Circuit




(ก) วงจรสร้างพัลส์ที่ขอบขึ้นของสัญญาณนาฬิกา




(ข) วงจรสร้างพัลส์ที่ขอบลงของสัญญาณนาฬิกา


Transition from the RESET state to the SET state




Transition from the SET state to the RESET state




Propagation delays, clock to output





D FF

From RS-FF




Input		Output	
S	R	Q	Q^-
0	0	No change	
0	1	0	1
1	0	1	0
1	1	0	0

Reset

Set


Invalid

D-FF





Input	Internal		Output	
D	S	R	Q	Q^-
0	0	1	0	1
1	1	0	1	0


Input		Output
D	Qn	Qn+1
0	0	0
0	1	0
1	0	1
1	1	1




D FF (Positive edge-triggered)







D-FF (Truth table, Excite table, Switching function)



Truth table


CK	D	Q_{n+1}	$\bar{Q}_{n+1}$
↑	0	0	1
↑	1	1	0
–	d	Q_n	$\bar{Q}_n$


CK	D	Q_n	Q_{n+1}
↑	0	0	0
↑	0	1	0
↑	1	0	1
↑	1	1	1
–	d	0	0
–	d	1	1

Excite table (State Table)

การเปลี่ยนแปลง State		Input ที่ต้องการ
PS	NS	D
0	0	0
0	1	1
1	0	0
1	1	1


Switching function






แผนภาพสเตต

7474 dual positive edge-triggered D flip-flop 10.00฿




(a) Individual logic symbols




(b) Single block logic symbol
Note: The *S* and *R* inside the block indicate that $\overline{PRE}$ SETS and $\overline{CLR}$ RESETS.

T (Toggle) flip-flop


From RS-FF



Input		Output		
R	S	Q	Q^-	
0	0	No change		
1	0	0	1	Reset
0	1	1	0	Set
1	1	0	0	Invalid



(ก) วงจรของ T Flip Flop




(ข) สัญลักษณ์

รูปที่ 8.7 T Flip Flop

T	Q_{n+1}	$\bar{Q}_{n+1}$
1	$\bar{Q}_n$	Q_n
0	Q_n	$\bar{Q}_n$

Truth Table ของ T Flip Flop


T (Toggle) flip-flop




(ก) วงจรของ T Flip Flop (ข) สัญลักษณ์

รูปที่ 8.7 T Flip Flop

T	Q_n	Q_{n+1}
1	0	1
1	1	0
0	0	0
0	1	1




สเตตที่เกิดขึ้น		อินพุตที่ต้องการ
Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0




แผนภาพสเตต


J-K flip-flop

From RS-FF





Input		Internal		Output		
J	K	R	S	Q	Q^-	
0	0	0	0	No change		
0	1	Qn =1	0 (=J)	0	1	Reset
		Qn =0		0	1	No Change
1	0	0 (=K)	$Qn^-=1$	1	0	Set
			$Qn^-=0$	1	0	No Change
1	1	1	0	0	1	Toggle
1	1	0	1	1	0	Toggle






J-K FF (Positive edge triggered)







CK	J	K	Q_n	Q_{n+1}
↑	0	0	0	0
↑	0	0	1	1
↑	0	1	0	0
↑	0	1	1	0
↑	1	0	0	1
↑	1	0	1	1
↑	1	1	0	1
↑	1	1	1	0



J-K FF (Positive edge triggered)





การเปลี่ยนแปลง State		Input ที่ต้องการ	
PS	NS	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0





แผนภาพสเตต


J-K FF 7476 (17.00฿)














J-K FF with active-LOW preset and clear inputs







(J,K)=(1,1) and Clk at positive edge => Toggle



74112 dual negative edge-triggered J-K FF (10.00฿)




(a) Individual logic symbols




(b) Single block logic symbol

Master / Slave Flip - Flop (M/S Flip - Flop)

- ฟลิปฟลอบที่เคยกล่าวถึงในตอนแรก จะทำงานที่ตำแหน่งขอบขึ้นหรือขอบลงของสัญญาณนาฬิกา เรียกว่าแบบ Edge – Triggered ยังมีฟลิปฟลอบอีกชนิดหนึ่งที่ทำงานเมื่อสัญญาณนาฬิกาเข้ามา 1 พัลส์ เรียกฟลิบฟลอบชนิดนี้ว่าเป็นแบบ Master / Slave Flip – Flop หรือแบบ Pulse-Triggered
- Flip – Flop แบบ - Master / Slave ประกอบด้วยฟลิปฟลอป 2 ตัวคือ Master จะทำงานช่วงที่สัญญาณนาฬิกาเป็น 1 และ Slaveจะทำงานเมื่อสัญญาณ นาฬิกาเปลี่ยนไปเป็น 0
- เนื่องจากเอาต์พุตเปลี่ยนสถานะ ขณะที่สัญญาณนาฬิกาเปลี่ยนไปเป็น 0 จึงเขียนเครื่องหมายกำกับไว้ที่เอาต์พุต Qและ Q-




(ก) โครงสร้างภายในของ M/S Flip-Flop




Master / Slave Flip – Flop with Data Lockout

- M/S Flip-Flop ก็คือขา input จะมีผลกับ Master ตลอดเวลาขณะที่สัญญาณนาฬิกาเป็น 1 ดังนั้นในช่วงนี้ สัญญาณ input ต้องคงที่ ถ้าสัญญาณที่ input เกิดการเปลี่ยนแปลงขณะที่สัญญาณนาฬิกาเป็น 1 จะทำให้ฟลิปฟลอปทำงานผิดพลาดได้

- เพื่อแก้ไขปัญหานี้จึงได้มีการดัดแปลงเป็นฟลิปฟลอปแบบ Master/Slave with Data Lockout ซึ่งฟลิปฟลอปชนิดนี้ จะออกแบบให้สัญญาณที่ขา input มีผลกับ Master ในช่วงเวลาสั้นๆ เท่านั้น(ประมาณ 20-30 ns) นอกจากนั้นเอาต์พุตของ Master จะไม่มีการเปลี่ยนแปลงอีก ถึงแม้สัญญาณนาฬิกาจะเป็น 1 ก็ตาม




เปรียบเทียบช่วงเวลาทำงานของ D-FF แบบต่าง ๆ




JK Master / Slave Flip – Flop

- JK-F/F



CK	J	K	Q_{n+1}	$\bar{Q}_{n+1}$
↑	0	0	Q_n	$\bar{Q}_n$
↑	0	1	0	1
↑	1	0	1	0
↑	1	1	$\bar{Q}_n$	Q_n
–	d	d	Q_n	$\bar{Q}_n$

- JK-F/F (Master/Slave)



JK Master / Slave Flip – Flop

เนื่องจาก RS-F/F เป็นแบบ Active-Low (สร้างจาก NAND) ดังนั้น เมื่อป้อนกลับไปยังขา JK จึงต้อง Cross connect




Figure 2 Master-Slave JK flip-flop realized using NAND gates and an inverter





Figure 3 Timing diagram for master-slave JK flip-flop


Truth table for master-slave JK flip-flop


Trigger	Inputs		Output						Inference
			Present State		Intermediate		Next State		
CLK	J	K	Q	$\bar{Q}$	M_1	M_2	Q	$\bar{Q}$	
↑	0	0	0	1	0	1	Latched		No Change
↓			0	1	Latched		0	1	
↑			1	0	1	0	Latched		
↓			1	0	Latched		1	0	
↑	0	1	0	1	0	1	Latched		Reset
↓			0	1	Latched		0	1	
↑			1	0	0	1	Latched		
↓			1	0	Latched		0	1	
↑	1	0	0	1	1	0	Latched		Set
↓			0	1	Latched		1	0	
↑			1	0	1	0	Latched		
↓			1	0	Latched		1	0	
↑	1	1	0	1	1	0	Latched		Toggles
↓			0	1	Latched		1	0	
↑			1	0	0	1	Latched		
↓			1	0	Latched		0	1	

Basic register for parallel data storage





J-K FF as a divide-by-2 device






J-K FF used to divide the clock frequency by 4







J-K FF used to divide the clock frequency by 8




FF used to generate a binary count sequence







MOD-8 Count up Counter




Summary




(a) Active-HIGH input S-R latch




(b) Active-LOW input $\overline{S}$-$\overline{R}$ latch




(c) Gated S-R latch




(d) Gated D latch



(e) S-R edge-triggered flip-flops




(f) D edge-triggered flip-flops




(g) J-K edge-triggered flip-flops


Summary




(a) Active-HIGH input S-R latch



(b) D edge-triggered flip-flops



(c) T edge-triggered flip-flops



(d) J-K edge-triggered flip-flops

Input		Output	
S	R	Q_{n+1}	
0	0	Q_n	No Change
0	1	0	
1	0	1	
1	1	-	Invalid

$Q_{n+1} = S + \overline{R} Q_n$

Input	Output
D	Q_{n+1}
0	0
1	1

$Q_{n+1} = D$


Input	Output
T	Q_{n+1}
0	Q_n
1	$\overline{Q}_n$


$Q_{n+1} = T\,\overline{Q}_n + \overline{T}\,Q_n$


$Q_{n+1} = T \oplus Q_n$


Input		Output
J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q}_n$

$Q_{n+1} = J\,\overline{Q}_n + \overline{K}\,Q_n$










การบ้าน3

จงเขียนตารางความจริงของวงจรต่อไปนี้ แล้วพิจารณาตารางความจริงของแต่ละวงจรว่ามีคุณสมบัติเหมือนฟลิปฟลอปชนิดใด



(ก)

1. เขียน logic function ของแต่ละ input และ Output ของ F/F

$$S = A\overline{Q}_n$$

$$R = BQ_n$$

$$Q_{n+1} = S + \overline{R}Q_n$$

2. เขียน logic function ของ Output ของวงจร

$$Q_{n+1} = S + \overline{R}Q_n$$

3. เขียน Switching function จาก 1 และ 2

$$Q_{n+1} = A\overline{Q}_n + \overline{(BQ_n)}Q_n$$

4. เขียน Truth table ของแต่ละ function พร้อมทำการลดรูป

$$Q_{n+1} = A\overline{Q}_n + \left(\overline{B} + \overline{Q}_n\right)Q_n$$

$$= A\overline{Q} + \overline{B}Q_n$$

NS(Qn+1)	AB			
PS (Qn)	AB=00	AB=01	AB=11	AB=10
0	0	0	1	1
1	1	0	0	1

6. เขียน Excite Table (Transition/Switching Table)


ตอบ

	NS (Qn+1)		
	PS (Q)= 0	PS (Q) = 1	
AB=00	0	1	no change
AB=01	0	0	Reset
AB=10	1	1	Set
AB=11	1	0	Toggle

ตอบ J-K F/F

การบ้าน3 (ต่อ)

จงเขียนตารางความจริงของวงจรต่อไปนี้ แล้วพิจารณาตารางความจริงของแต่ละวงจรว่ามีคุณสมบัติเหมือนฟลิปฟลอปชนิดใด



(ข)

1. เขียน logic function ของแต่ละ input และ Output ของ F/F

$$D = A \oplus Q_n$$

$$Q_{n+1} = D$$

2. เขียน logic function ของ Output ของวงจร

$$Q_{n+1} = D$$

3. เขียน Switching function จาก 1 และ 2

$$Q_{n+1} = A \oplus Q_n$$

4. เขียน Truth table ของแต่ละ function พร้อมทำการลดรูป

$$Q_{n+1} = A \oplus Q_n$$

$$= A\overline{Q}_n + \overline{A}Q_n$$

NS(Qn+1)	A	
PS (Qn)	A=0	A=1
0	0	1
1	1	0

6. เขียน Excite Table (Transition/Switching Table)


ตอบ

	NS (Qn+1)		
	PS (Q)= 0	PS (Q) = 1	
A=0	0	1	no change
A=1	1	0	Toggle

ตอบ T-F/F

การบ้าน3(ต่อ)


จงเขียนตารางความจริงของวงจรต่อไปนี้ แล้วพิจารณาตารางความจริงของแต่ละวงจรว่ามีคุณสมบัติเหมือนฟลิปฟลอปชนิดใด



(ค)

การบ้าน3 (ต่อ)

จงเขียนตารางความจริงของวงจรต่อไปนี้ แล้วพิจารณาตารางความจริงของแต่ละวงจรว่ามีคุณสมบัติเหมือนฟลิปฟลอปชนิดใด




(ง)

การบ้าน4

จากรูปสัญาณที่กำหนด นำไปจ่ายให้กับอินพุตของ J-K Flip-Flop จงเขียนสัญญาณเอาต์พุต ของ Q เมื่อใช้ฟลิปฟลอปต่อไปนี้

(ก) J-K Flip-Flop แบบ Positive Edge-Triggered

(ข) J-K Flip-Flop แบบ Negative Edge-Triggered



การบ้าน5

3. จากรูปสัญญาณที่กำหนด นำไปจ่ายให้กับอินพุตของ Clocked T Flip-Flop แบบ Negative Edge - Triggered จงเขียนสัญญาณเอาต์พุต Q เมื่อค่าเริ่มต้นของ Q เป็น 1

